1/19

METHOD OF TREATING SURFACE OF THIN FILM

Title: SENICONDUCTOR SUBSTRATE

Patent Number: JP10242154
Publication date: 98-09-11

Inventor(s): SUDO MITSUPO, TAKAMATSU MASARU; NAKAI TETSUYA

Applicant(s): MITSUBISHI MATERIALS SHILICON CORP: MITSUBISHI

MATERIALS CORP.

Application Number: JP970038848 970224

Priority Number(s):

IPC Classification: H01L21/324
Requested Patent: JP10242154

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve the main surface roughness of a thin film on a specified order, without increasing the in-plane thickness variation and without changing the film thickness even if the thickness is below a specified value by heat—treating a semiconductor substrate in an active atmosphere at a specified temp.

SOLUTION: A first semiconductor substrate 11 is bonded onto a second semiconductor substrate 12 at room temp., the bonded substrates 11, 12 are heat—treated at 400-600 deg.C in an Ar atmosphere to divide into the first and second substrates at damaged regions 11b, a single crystal Si thin film 13 is left at the bond face of the second substrate 12 and heat treated to tighten the chemical bond, the second substrate 12 with the film 13 is heat treated at 1000-1300 deg.C in an H-atmosphere for 10min-5hr.

H01L 21/324

(11)特許出願公開番号

JP10242154

特開平10-242154

(43)公開日 平成10年(1998)9月11日

(51)Int.Cl.

of the last

識別記号

FI

HO1L 21/324

密査請求 未請求 請求項の数2 OL (全8頁)


44 M 74 0 0 0 0 4 0	(23)11127 4 0000 000 000 000 000 000 000 000 000
((71)出願人 000228925
	三菱マテリアルシリコン株式会社
(22)出版日 平成9年(1997)2月24日	東京都千代田区大手町一丁目5番1号
	(71)出願人 000006264
	三菱マテリアル株式会社 Mitsubishi Materia
	東京郡千代田区大手町1丁目5番1号
	(72)発明者 須藤 充 Sudo Mitsuru
	双京都千代田区大争町1丁目5番1号 三
	菱マテリアルシリコン株式会社内
	(72)発明者 高松 勝
	東京都千代田区大手町1丁目5番1号 三
	菱マテリアルシリコン株式会社内
	(74)代理人 弁理士 須田 正義
	最終質に続く
	特顧平9-38848 平成9年(1997)2月24日 ·

(54) 【発明の名称】 薄膜半導体基板の表面処理方法

(57)【契約】

【課題】 厚さ数百ヵm以下の極めて薄い薄膜であって も、薄膜の厚さを変えずにかつ面内の厚さのばらつきを 大きくせずに、薄膜の平均表面粗さを0.1 nmオーダ 一に改善する。

【解決手段】 本発明の処理方法は、平均表面組さが少 なくとも0.2 nmである単結配署膜13を有する半導 体基板12を水泵雰囲気のような活性雰囲気中で100 0~1300℃の温度で10分~5時間熱処理する。



【特許請求の範囲】

【請求項1】 半導体基板(12)上に形成された平均表面 租さが少なくとも0.2 nmである単結晶薄膜(13)の表 面を処理する方法において、

1

前記半導体基板(12)を活性雰囲気中で1000~130 0℃の温度で10分~5時間熱処理することを特徴とする薄膜半導体基板の表面処理方法。

【諸求項2】 蒋駿(13)がシリコン蒋駿であって、活性 雰囲気が水素雰囲気であって、熱処理温度が1000~ 1300℃である請求項1記載の蒋膜半導体基板の表面 10 処理方法。

【発明の詳細な説明】

[0001]

【宛明の屈する技術分野】本発明は、半導体基板上に形成された単結晶の薄膜の表面処理方法に関するものである。

[0002]

【従来の技術】単結晶の薄膜を基板上に有する半導体基 板の代表例として、SOI基板が多げられる。このSO 目されてきている。このSOI基板の製造方法には、① シリコン基板同士を絶縁灰を介して貼り合わせる方法、 ②絶経性基板又は絶極性薄膜を表面に有する基板の上に シリコン薄膜を堆積させる方法、③シリコン基板の内部 に高濃度の酸素イオンを洗入した後、高温でアニール処 理してこのシリコン基板表面から所定の深さの領域に埋 込みシリコン酸化層を形成し、その表面側のSi層を活 性領域とするSIMOX法などがある。また最近、第1 半導体基板に水素イオン注入を行った後に、この半導体 基板をイオン注入面を接合面として、支持基板となる別 30 の第2半導体基板に接合し、第1半導体基板を水素イオ ン注入部分で第2半導体基板から分離し、第2半導体基 板の表面に薄膜を有する半導体基板を製造する方法が提 案されている(特別平5-211128)。この方法で は、イオンを半導体基板の内部に表面から均一に注入で きれば、均一な厚さの薄膜を有する半導体基板が得られ る。また支持基板となる第2半導体基板の表面に予め酸 化層を設けておけば、この方法によりSOI基板を製造 することができる。

【0003】一方、近年マイクロエレクトロニクスデバ 40 イスの高集積化、デバイス最小寸法の縮小に伴い、ウェーハ表面の荷浄度とともにウェーハ表面の微視的ラフネス、即ちマイクロラフネス (micro-roughness) が重要視されてきている。特にマイクロラフネスはデバイスの酸化膜耐圧などの電気特性に大きな影響を与えることが認識されている ((M.Morita, et al., *Effect of SI wa fer surface micro-roughness on electrical properties of very-thin gate oxide films*, ULSI Science and Technology/1991,pp.400-408, Electrochem, Society (1991))。なお、ここでマイクロラフネスは1μm以 50

下数nmのオーダの表面粗さをいう。

【0004】上記特開平5-211128号公報に示さ れた方法で、第1半導体基板を分離した直後の第2半導 体基板の表面に存する薄膜の平均粗さは、初期のシリコ ン基板表面の平均粗さが0.1nm以下であるのに対し て、この平均組さの10倍以上であり、マイクロラフネ スが比較的大きく、上述した酸化膜耐圧などの電気特性 に悪影響を及ぼすおそれがある。特にこの方法では、第 1半導体基板の分離により形成された薄膜の表面は、熱 処理に伴う微小な気泡の形状が残っているためにマイク ロラフネスが大きく、デバイスの作製には適さない。こ の点を解決するため、第1半導体基板を分離した後の第 2半導体基板上の薄膜表面をタッチボリッシュ(touch polishing) と呼ばれる、軽い研磨を施して、これらの 表面粗さを初期の基板表面の粗さ程度のマイクロラフネ スにしている (M.Bruel et al., "A Promising New SOJ Material Technology" IEEE International SOI Confer ence proceedings, pp. 178-179 (1995)) .

[0005]

【発明が解決しようとする課題】しかしながら、現状のタッチボリッシュの技術を、上記方法で作製した原さ数百ヵm以下の極めて薄い蒜膜に適用した場合には、薄膜 表面を平均化することはできるが、面内で研磨量のばらつきがあるため、薄膜の厚さ分布が大きいため、研磨後の薄膜半導体基板を用いてデバイスを作製した場合には、デバイスの特性がばらつく問題点があった。本発明の目的は、厚さ数百ヵm以下の極めて薄い薄膜であっても、海膜の厚さを変えずにかつ面内の厚さのばらつきを大きくせずに、薄膜の平均変面粗さを0、1ヵmオーダーに改善する薄膜半導体基板の表面処理方法を提供することにある。

[0006]

【課題を解決するための手段】請求項1に係る発明は、 図1 (e) に示すように、半導体系板12上に形成され た平均表面組さが少なくとも 0.2 nmである単結品薄 膜13の表面を処理する方法において、半導体基板12 を活性多囲気中で1000~1300℃の温度で10分 ~5時間熱処理することを特徴とする薄膜半導体基板の 表面処理方法である。上記条件で半導体基板を熱処理す ると、基板上の薄膜表面の原子は活性な状態となって、 移動し易くなり、薄膜の平均表面粗さを0.1ヵmオー **岁ーにする。請求項2に係る発明は、請求項1に係る兆** 明であって、薄膜13がシリコン薄膜であって、活性寒 囲気が水深雰囲気であって、熱処理温度が1000~1 300℃である薪膜半導体基板の表面処理方法である。 上記条件でシリコン薄膜を水素雰囲気中で熱処理するこ とにより、薄膜の表面組さを小さくすることに加えて、 シリコン中に存在する微小欠陥を低減し、シリコン中に 50 ドーパントとして含まれるポロンの温度を制御すること

3

ができる。

[0007]

【発明の実施の形態】本発明の熱処理時の活性雰囲気と しては、水素雰囲気、塩酸雰囲気、フッ化炭素雰囲気が あるが、表面処理の制御しやすさの点で水素雰囲気が認 ましい。熱処理温度が上記下限値未満で、熱処理時間が 上記下限値未満では、薄膜表面の原子の活性度が低く、 その表面粗さを0.1nmオーダーにすることができな い。また熱処理温度が上記上限値を越え、熱処理時間が 上記上限値を越えると、活性元素によるエッテングが進 10 んで、熱処理前よりかえって薄膜表面が粗くなる。請求 項1及び前求項2とも、熱処理温度は1100~120 0℃が好ましく、熱処理時間は1~2時間が好ましい。 [0008] また本発明の被処理物は、基板上に平均表 面积さが少なくとも0.2ヵmである単結品薄膜を有す る半導体基板である。0.2nm未満では本発明の処理 方法でこの値以下に表面粗さを小さくできないからであ る。こうした半導体基板の例としては、SIMOX法で シリコン基板の内部に高温度の酸素イオンを注入した 後、高温でアニール処理してこのシリコン基板表面から 20 所定の深さの領域に埋込みシリコン酸化層を形成したS OI基板や、特関平5-211128号公報に示された 方法で第1半導体基板を分離した直後の落膜を有する第 2半導体基板等が挙げられる。

【0009】この方法を図面を用いて説明する。図1 (a) に示すように、シリコンウェーハの第1半導体基 板11を熟酸化により基板表面に酸化層(SiО 層) 11aを形成した後、この基板11に水素イオンを2× 10''/cm'~1×10''/cm'のドーズ量でイオン 注入する。11bは水素イオン注入による損傷領域であ 30 る。次いで図1 (b) に示すように、上記と同一のシリ コンウェーハからなる第2半導体基板12を用意する。 図1(c)に示すように、両基板11,12をRCA法 により洗浄した後、基板12上に基板11を室温で按合 する。基板12は支持基板として作用する。図1(d) に示すように、捜合した2枚の基板11,12をアルゴ ン雰囲気中400~600℃で第1次熱処理する。これ により、基板11が損傷領域116のところで割れ、基 板12から分離する。基板12の接合面には単結晶シリ コン芬膜13が残存する。この第1次熱処理した後のシ 40 リコン薄膜13の平均表面粗さは約10nmである。図 1 (a) に示すように、分離後、アルゴン雰囲気中約1 100℃で2次燃処理し、シリコン薄膜の化学結合を強 固にする。図1(f)に示すように、蕁麻13を有する 基板12を水森雰囲気中で1000~1300℃の温度 範囲で10分~5時間の範囲で第3次熱処理する。この 熱処理によりシリコン薄膜13の厚さ及びその分布は変 わらず、平均表面粗さは0.1nmオーダーとなる。ま た別の方法として1次熱処理の後に、上記第3次熱処理 と同じ水素雰囲気中の熱処理を行っても良い。この場

合、シリコン表面の平坦化とともに、上記第2次熱処理 と同じ効果(張り合わせ強度の増加)も得ることができ る。

[0010]

【実施例】次に本発明の実施例を比較例とともに説明する。

<実施例1>耳さ625μmの第1シリコンウェーハを 熱酸化して表面に厚さ500ヵmの熱酸化膜を形成し た。このシリコンウェーハに120keV、ドーズ虽5 ×10''/cm'で水深イオンを注入した。 熱酸化前の 上記と同一の第2シリコンウェーハを文持基板として、 第2シリコンウェーハに第1シリコンウェーハを接合し た。接合前にRCA法により両ウェーハを洗浄した。接 合した両ウェーハを600℃で熱処理した。この熱処理 により第1シリコンウェーハ中の結晶の再配列及び微小 気泡の圧力作用により、ウェーハ内部のイオン注入した **箇所で第1シリコンウェーハが割れて分離し、第2シリ** コンウェーハ上に厚さ500nmのシリコン薄膜を有す るSOI基板が得られた。このときの薄膜のウェーハ面 内のばらつきは土3ヵmであった。また表面の平均組さ Raは原子間力緊微鏡(AFM)で測定した結果、10 nmであった。このAFMによる薄膜の表面粗さを図2 に示す。このシリコン薄膜付きの第2シリコンウェーハ を水森秀囲気中1100℃で3時間熱処理した。熱処理 後の薄膜の厚さはウェーハ面内で500±3nmと変わ らず、表面の平均和さRaはAFMで測定した結果、 0.1nmであった。この値は初期のシリコンウェーハ の表面粗さ並みであった。この表面粗さを図3に示す。 【0011】<突施例2>実施例1と同様にして作製し たシリコン薄膜付きの第2シリコンウェーハを水深雰囲 気中1200℃で2時間熱処理した。熱処理後の薄膜の 厚さはウェーハ面内で500±3nmと変わらず、表面 の平均粗さRaはAFMで測定した結果、0.12nm であった。この表面組さを図4に示す。

【0012】<比較例1>実施例1と同様にして作製したシリコン薄膜付きの第2シリコンウェーハをタッチボリッシュした。このときの薄膜の平均表面粗さRaは0.15nmに改善されたが、薄膜の厚さはウェーハ面内で480±7nmと悪くなった。

【0013】<比較例2>実施例1と同様にして作製したシリコン研膜付きの第2シリコンウェーハを水素雰囲気中1350℃で1時間熱処理した。無処理によりシリコン薄膜は水梁でエッチングされ、薄膜の厚さはウェーハ面内で100±8nmと悪くなり、表面の平均粗さRaもAFMで測定した結果、5nmと実施例1及び2より悪化していた。

【0014】<比較例3>実施例1と同様にして作製したシリコン薄膜付きの第2シリコンウェーハを水器雰囲気中900℃で5時間熱処理した。薄膜の厚さ、その面50内分布及び表面粗さに変化はなかった。

5

[0015]

S 15 6

【発明の効果】以上述べたように、本発明によれば、平均表面粗さが少なくとも0.2 nmである単結晶薄膜を有する半導体基板を活性雰囲気中で1000~1300での温度で10分~5時間熱処理することにより、厚き数百nm以下の極めて森い薄膜であっても、薄膜の厚さを変えずにかつ面内の厚さのばらつきを大きくせずに、森膜の平均変面粗さを0.1 nmオーダーに改善することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態のSOI 基板の製造方法を工程順に示す図。

【図2】本発明実施例1の活性雰囲気で熱処理する前の 原子問力顕微鏡により基板表面粗さを示す図。

【図3】本発明実施例1の活性雰囲気で熱処理した後の 原子間力顕微鏡により基板委面組さを示す図。

【図4】本発明実施例2の活性雰囲気で熱処理した後の 原子間力顕微鏡により基板表面粗さを示す図。 【符号の説明】


11 第1半導体基板(第1シリコンウェーハ)

11a 酸化層

10 12 第2半導体基板 (第2シリコンウェーハ)

13 シリコン弩膜

[図1]




[图2]



[図3]




[図4]



【手統補正者】 【提出日】平成9年2月24日 【手統補正1】 【補正対象書類名】図面 【補正対象項目名】図2

【補正方法】変更 【補正内容】 【図2】


図面代用写真



【手統補正2】 【補正対象審類名】図面 【補正対象項目名】図3 【補正方法】愛更 【補正内容】 【図3】


96%

図面代用写真



【手続補正3】 【補正対象容類名】図面 【補正対象項目名】図4

【補正方法】 愛更 【補正内容】 【図4】 図面代用写真



フロントページの続き

(72)発明者 中井 哲弥

東京都千代田区大手町1丁目5番1号 三 菱マテリアルシリコン株式会社内